輝達（Nvidia）暫時放棄臺積電 COUPE 共封裝光學方案，轉投 Tower 半導體矽光子平台。臺積電在氮化鈦（SiN）PDK 開發延遲與二維光柵耦合器失誤，迫使輝達啟動 Plan B。
（前情提要：輝達 800V 供電革命不延期！與臺達電、ABB 夥伴確認：Q3 準時量產）
（背景補充：英特爾從半導體王者跌落，找臺積電代工、最後淪被高通喊收購，滿手好牌怎輸的？）
英偉達（Nvidia）已決定暫時放棄臺積電 COUPE（Compact Universal Photonic Engine）共封裝光學方案，轉而改用 Tower 半導體的矽光子平台。原因在於臺積電在氮化鈦（SiN）技術推進上進展緩慢，且二維光柵耦合器開發未達預期。
Plan A 退場：臺積電共封裝光學路線
根據 Irrational Analysis 工程分析，輝達原先的「Plan A」是走臺積電 COUPE 平台的共封裝光學（CPO）方案，採用 50-64G NRZ 低速寬頻、8 波長 DWDM 架構。
CPO 技術將雷射器直接封裝在交換晶片旁，大幅縮短光訊號傳輸距離，降低功耗與訊號損耗。臺積電的 COUPE 平台原本被視為輝達下一代網路架構的核心，但兩個關鍵技術瓶頸拖慢了進度：
- 氮化鈦（SiN）PDK 開發延遲——臺積電的矽光子流程設計套件（PDK）延遲推出，影響下游客戶的電路設計時程
- 二維光柵耦合器失誤——高密度 2D 光柵耦合器開發未達規格，直接影響光訊號的耦合效率
Plan B 上場：Tower 半導體矽光子路線
輝達已將專案轉移至 Tower 半導體的矽光子（SiPho）平台，改採 NPO（Near-Photonics Optics）架構：
- 200G / 400G PAM4 調變——取代原本的 50-64G NRZ
- 16 波長 DWDM——翻倍於 Plan A 的 8 波長，以彌補 NPO 頻寬效率較低的問題
- 更強電氣 SerDes——NPO 電氣通道較長、反射更多（bump 電容是關鍵因素），需要更強大的均衡器（EQ）與驅動器
但 Tower 方案也有兩個代價：
- 通道密度較低——需要更多波長來達到同等頻寬
- 功耗效率較差——光柵雷射的功率與雜訊需求呈指數上升，SNR 要求提高，雷射負擔加重
對臺灣半導體供應鏈的意義
這則訊息反映出臺積電在矽光子賽道的競爭壓力。COUPE 是臺積電自研的通用光子引擎平台，目標是讓光學元件像電晶體一樣標準化、可互換。若開發延遲，輝達的網路架構時程會受到直接影響。
值得注意的是，臺積電的 COUPE 平台不只是輝達在用——多個 AI 晶片設計公司也在評估臺積電的矽光子流程。SiN PDK 的延遲意味著下游設計時程同步推遲。
另一方面，Tower 半導體作為英飛凌（Infineon）旗下半導體代工廠，其矽光子技術源自德國多年的光電積體電路研發，尤其在 Datacom 和 Telecom 領域有成熟量產經驗。輝達轉向 Tower 顯示矽光子賽道並非臺積電一家之壟斷。
📍相關報導📍
輝達 800V 供電革命不延期！與臺達電、ABB 夥伴確認：Q3 準時量產
