SemiAnalysis 指出，日月光展示為 AMD 伺服器處理器 Venice 打造的面板級封裝方案，初期量產目標在2027 年第一季。經濟部投審會 28 日也核准力成投資 4 億美元，與博通在新加坡合資設廠。
（前情提要：蘇姿丰證實 AMD 在台百億美元投資將調高，新金額未公布）
（背景補充：台積電 CoWoS 產能滿載，新 CoPoS 封裝技術如何提高 AI 晶片產量、差異在哪？）
重點摘要
- 日月光 Venice 面板級封裝 2027 年首季初期量產
- 一片面板放 25 個中介層，比圓形晶圓多約 14%
- 投審會核准力成投資 4 億美元，與博通在新加坡合資設廠
日月光在開放運算計畫（OCP）展會攤位，展示為 AMD 新一代伺服器處理器 Venice 打造的面板級封裝（PLP）方案。美國半導體研究機構 SemiAnalysis 在 X 發文指出，這套方案初期量產目標訂在 2027 年第一季，規模可能有限，地點可能在高雄廠區。
ASE showcased its panel-level packaging (PLP) solution for AMD’s Venice CPU, with initial production targeted for Q1 2027, likely at limited scale at its Kaohsiung facility. ASE and its subsidiary SPIL have worked with AMD to implement the second generation of their Fan-Out… pic.twitter.com/DIH1C2fRaR
— SemiAnalysis (@SemiAnalysis_) October 28, 2026
另一邊，經濟部投資審議司（投審會）28 日核准力成投資 4 億美元（約新台幣 128 億元），在新加坡設立 XCIP TECHNOLOGIES PTE. LTD.，業務是面板級先進封裝、組裝與最終測試代工。這是力成 7 月與博通談定的合資案，現在取得了主管機關核准。
日月光的 Venice 方案，一片面板多放 14%
SemiAnalysis 指出，日月光與子公司矽品和 AMD 合作，在 Venice 導入第二代扇出型嵌入式橋接（FOEB）技術。中介層是把多顆晶片連在一起的底板，Venice 的中介層面積是光罩尺寸的 2.7 倍。
日月光用的是 310 × 310 毫米的方形面板。扣除邊緣損耗後，一片面板可放 25 個 Venice 中介層，傳統 300 毫米圓形晶圓載板只能放 22 個，數量多約 14%。SemiAnalysis 認為這個增幅只是起點，還談不上大幅降低成本。中介層做得越大，方形面板的優勢越明顯。
以 9.5 倍光罩尺寸的中介層為例，一片面板可放 9 個，晶圓只能放 4 個。SemiAnalysis 也提到，要轉向更大的中介層與面板，還得看設備成熟度。
這條產線日月光 5 月就已公布，官方稱是業界首條自動化 310 × 310 毫米面板級封裝產線，預計 2027 年上半年量產。Venice 是 AMD 第 6 代 EPYC 處理器，AMD 5 月已宣布它在台積電 2 奈米製程開始量產爬坡，日月光這套面板級封裝方案則要到 2027 年第一季才進入初期量產。
力成攜博通赴星設廠，瞄準光通訊封裝
力成董事會 7 月 16 日通過與博通在新加坡設立合資公司，擬投資 4 億美元，當時就說明要先取得經濟部投資審議司等主管機關核准。據自由財經報導，合資公司鎖定先進封裝基板的加成式細線寬重佈層技術，投入面板級先進封裝基板製造。
博通預計持股過半並主導這座工廠，力成持股不超過五成，負責營運與量產。新廠最快 2026 年底動土，2028 年量產，主要瞄準共同封裝光學（CPO）的光通訊需求。雙方最終持股比例與合資總金額，目前公開資料都沒有揭露。
力成原本以 DRAM、NAND Flash 等記憶體封測為主，近年把面板級封裝列為發展重點。日月光與力成的量產時程落在 2027 到 2028 年，和台積電 CoPoS 先前傳出的 2028 年量產規劃相近。
常見問題
日月光的面板級封裝跟傳統晶圓封裝差在哪
日月光改用 310 毫米見方的方形面板當載板，一片可放 25 個 Venice 中介層，300 毫米圓形晶圓只放得下 22 個，多約 14%，中介層越大差距越大。
力成與博通的新加坡合資廠什麼時候量產
投審會 10 月 28 日已核准力成的 4 億美元投資。TechNews 科技新報報導，新廠最快 2026 年底動土、2028 年量產，鎖定共同封裝光學（CPO）光通訊需求。
📍相關報導📍
台積電小老弟》世界先進新加坡晶圓廠一開幕就滿單，二廠已在盤算
